Dispositivos de almacenamento e configuración de alta densidade XCF128XFTG64C Encapsulation BGA64 XL

Atributos do produto

Documentos e medios

Clasificacións ambientais e de exportación

Xilinx presenta a serie XC18V00 de PROM de configuración programable no sistema (Figura 1).Os dispositivos desta familia de 3,3 V inclúen un PROM de 4 megabits, 2 megabits, 1 megabit e 512 kilobits que proporcionan un método económico e fácil de usar para reprogramar e almacenar fluxos de bits de configuración FPGA Xilinx.

Cando a FPGA está en modo Master Serial, xera un reloxo de configuración que dirixe a PROM.Un curto tempo de acceso despois de que se habiliten CE e OE, os datos están dispoñibles no pin PROM DATA (D0) que está conectado ao pin DIN FPGA.Os novos datos están dispoñibles un curto tempo de acceso despois de cada borde ascendente do reloxo.O FPGA xera o número adecuado de pulsos de reloxo para completar a configuración.Cando a FPGA está en modo de serie escravo, a PROM e a FPGA están marcadas por un reloxo externo.

Cando a FPGA está no modo Master Select MAP, a FPGA xera un reloxo de configuración que dirixe a PROM.Cando a FPGA está en modo Slave Parallel ou Slave Select MAP, un oscilador externo xera o reloxo de configuración que dirixe a PROM e a FPGA.Despois de activar CE e OE, os datos están dispoñibles nos pines DATA (D0-D7) da PROM.Os novos datos están dispoñibles un curto tempo de acceso despois de cada borde ascendente do reloxo.Os datos están rexistrados na FPGA no seguinte bordo ascendente do CCLK.Pódese usar un oscilador libre nos modos Slave Parallel ou Slave Select MAP.

Pódense conectar en cascada varios dispositivos usando a saída CEO para controlar a entrada CE do seguinte dispositivo.As entradas de reloxo e as saídas de DATOS de todas as PROM desta cadea están interconectadas.Todos os dispositivos son compatibles e pódense conectar en cascada con outros membros da familia ou coa familia PROM serie programable única XC17V00.