(Novo e orixinal) En stock 3S200A-4FTG256C Chip IC XC3S200A-4FTG256C

Atributos do produto

 Matriz de porta programable de campo

 Amatriz de porta programable en campo(FPGA) é uncircuíto integradodeseñado para ser configurado por un cliente ou un deseñador despois da fabricación, de aí o termoprogramable en campo.A configuración FPGA especifícase xeralmente mediante alinguaxe de descrición do hardware(HDL), similar ao usado para uncircuíto integrado específico da aplicación(ASIC).Diagramas de circuítosforon usados ​​anteriormente para especificar a configuración, pero isto é cada vez máis raro debido á aparición deautomatización de deseño electrónicoferramentas.

As FPGA conteñen unha matriz deprogramable bloques lóxicos, e unha xerarquía de interconexións reconfigurables que permiten conectar bloques entre si.Os bloques lóxicos poden ser configurados para realizar complexosfuncións combinatorias, ou actuar como sinxeloportas lóxicascomoEeXOR.Na maioría dos FPGA, os bloques lóxicos tamén inclúenelementos de memoria, que pode ser sinxeloSandaliasou bloques de memoria máis completos.^[1]Moitos FPGA pódense reprogramar para implementar diferentesfuncións lóxicas, permitindo flexibleinformática reconfigurablecomo se realiza ensoftware informático.

As FPGA teñen un papel notablesistema integradodesenvolvemento debido á súa capacidade para iniciar o desenvolvemento de software do sistema simultaneamente co hardware, permitir simulacións de rendemento do sistema nunha fase moi inicial do desenvolvemento e permitir varias probas do sistema e iteracións de deseño antes de finalizar a arquitectura do sistema.^[2]

Historia[editar]

A industria FPGA xurdiumemoria programable de só lectura(PROM) edispositivos lóxicos programables(PLD).Tanto os PROM como os PLD tiñan a opción de ser programados por lotes nunha fábrica ou no campo (programables en campo).^[3]

Alterafoi fundada en 1983 e entregou o primeiro dispositivo lóxico reprogramable da industria en 1984, o EP300, que presentaba unha ventá de cuarzo no paquete que permitía aos usuarios facer brillar unha lámpada ultravioleta na matriz para borrar oEPROMcelas que tiñan a configuración do dispositivo.^[4]

Xilinxproduciu o primeiro programable de campo comercialmente viablematriz de portasen 1985^[3]- o XC2064.^[5]O XC2064 tiña portas programables e interconexións programables entre portas, o inicio dunha nova tecnoloxía e mercado.^[6]O XC2064 tiña 64 bloques lóxicos configurables (CLB), con dúas entradas de trestáboas de busca(LUT).^[7]

En 1987, oCentro de Guerra de Superficie Navalfinanciou un experimento proposto por Steve Casselman para desenvolver unha computadora que implementase 600.000 portas reprogramables.Casselman tivo éxito e en 1992 emitiuse unha patente relacionada co sistema.^[3]

Altera e Xilinx continuaron sen desafíos e creceron rapidamente desde 1985 ata mediados da década de 1990, cando xurdiron os competidores, erosionando unha parte importante da súa cota de mercado.En 1993, Actel (agoraMicrosemi) atendeu ao 18 por cento do mercado.^[6]

A década de 1990 foi un período de rápido crecemento das FPGA, tanto na sofisticación dos circuítos como no volume de produción.A principios da década de 1990, os FPGA usáronse principalmentetelecomunicaciónsetraballo en rede.A finais da década, as FPGA atoparon o seu camiño en aplicacións de consumo, automoción e industriais.^[8]

En 2013, Altera (31 por cento), Actel (10 por cento) e Xilinx (36 por cento) representaban xuntos aproximadamente o 77 por cento do mercado de FPGA.^[9]

Empresas como Microsoft comezaron a usar FPGA para acelerar sistemas de alto rendemento e computacionalmente intensivos (como ocentros de datosque operan os seusBuscador Bing), debido árendemento por vatiovantaxes que ofrecen os FPGA.^[10]Microsoft comezou a usar FPGA paraacelerarBing en 2014 e en 2018 comezou a implantar FPGA noutras cargas de traballo do centro de datos para as súasAzure Computación na nubeplataforma.^[11]

As seguintes liñas de tempo indican o progreso en diferentes aspectos do deseño de FPGA:

Portas

• 1987: 9.000 portas, Xilinx^[6]
• 1992: 600.000, Departamento de Guerra de Superficie Naval^[3]
• Principios dos 2000: millóns^[8]
• 2013: 50 millóns, Xilinx^[12]

Tamaño do mercado

• 1985: Primeira FPGA comercial: Xilinx XC2064^[5][6]
• 1987: 14 millóns de dólares^[6]
• c.1993: > 385 millóns de dólares^{[6][verificación fallida]}
• 2005: 1.900 millóns de dólares^[13]
• Estimacións de 2010: 2.750 millóns de dólares^[13]
• 2013: 5.400 millóns de dólares^[14]
• Estimación para 2020: 9,8 millóns de dólares^[14]

O deseño comeza

Ainicio do deseñoé un novo deseño personalizado para a súa implementación nunha FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Deseño[editar]

As FPGA contemporáneas teñen grandes recursos deportas lóxicase bloques de RAM para implementar cálculos dixitais complexos.Como os deseños FPGA empregan taxas de E/S moi rápidas e datos bidireccionaisautobuses, convértese nun reto verificar o momento correcto dos datos válidos dentro do tempo de configuración e tempo de espera.

Planificación de pisospermite a asignación de recursos dentro das FPGA para cumprir estes límites de tempo.Os FPGA pódense usar para implementar calquera función lóxica que sexaASICpode realizar.A capacidade de actualizar a funcionalidade despois do envío,reconfiguración parcialdunha parte do deseño^[17]e os baixos custos de enxeñería non recorrentes relativos a un deseño ASIC (a pesar do custo unitario xeralmente máis elevado), ofrecen vantaxes para moitas aplicacións.^[1]

Algunhas FPGA teñen características analóxicas ademais de funcións dixitais.A característica analóxica máis común é un programabletaxa de descensoen cada pin de saída, permitindo que o enxeñeiro estableza taxas baixas en pinos con carga leve que doutro xeitoanelouparellainaceptablemente, e establecer taxas máis altas en pinos moi cargados en canles de alta velocidade que doutro xeito correrían demasiado lentamente.^[18][19]Tamén son comúns o cuarzoosciladores de cristal, osciladores de resistencia-capacitancia no chip ebucles bloqueados en fasecon incorporadoosciladores controlados por voltaxeutilízase para a xeración e xestión de reloxos, así como para os reloxos de transmisión do serializador-deserializador de alta velocidade (SERDES) e a recuperación do reloxo do receptor.Son bastante comúns os diferenciaiscomparadoresnos pinos de entrada deseñados para conectarsesinalización diferencialcanles.Uns poucos "sinal mixtoAs FPGA” teñen periféricos integradosconversores analóxico a dixital(ADC) econversores de dixital a analóxico(DAC) con bloques de acondicionamento de sinal analóxico que lles permiten funcionar como asistema nun chip(SoC).^[20]Estes dispositivos difuminan a liña entre unha FPGA, que leva uns e ceros dixitais no seu tecido de interconexión programable interna, ematriz analóxica programable en campo(FPAA), que transporta valores analóxicos no seu tecido de interconexión programable interna.

Bloques lóxicos[editar]

Artigo principal:Bloque lóxico

Ilustración simplificada de exemplo dunha cela lóxica (LUT –Táboa de busca, FA -Sumador completo, DFF -Chancla tipo D)

A arquitectura FPGA máis común consiste nunha matriz debloques lóxicos(chamados bloques lóxicos configurables, CLB, ou bloques de matriz lóxica, LAB, dependendo do provedor),Pads de E/S, e canles de enrutamento.^[1]Xeralmente, todas as canles de enrutamento teñen o mesmo ancho (número de fíos).Múltiples almofadas de E/S poden caber na altura dunha fila ou na anchura dunha columna da matriz.

"Un circuíto de aplicación debe ser mapeado nunha FPGA con recursos adecuados.Aínda que o número de CLB/LAB e E/S necesarios se determina facilmente a partir do deseño, o número de pistas de enrutamento necesarias pode variar considerablemente incluso entre deseños coa mesma cantidade de lóxica.(Por exemplo, ainterruptor de barra transversalrequire moito máis enrutamento que amatriz sistólicacoa mesma conta de portas.Dado que as pistas de enrutamento non utilizadas aumentan o custo (e diminúen o rendemento) da peza sen proporcionar ningún beneficio, os fabricantes de FPGA tratan de proporcionar pistas suficientes para que a maioría dos deseños se axusten en termos detáboas de busca(LUT) e E/S poden serencamiñado.Isto vén determinado por estimacións como as derivadas deRegra do aluguerou mediante experimentos con deseños existentes”.^[21]A partir de 2018,rede en chipestán a desenvolverse arquitecturas de enrutamento e interconexión.^{[cita necesaria]}

En xeral, un bloque lóxico consta dunhas poucas celas lóxicas (chamadas ALM, LE, slice, etc.).Unha cela típica consiste nunha LUT de 4 entradas, asumador completo(FA) e aChancla tipo D.Estes poden dividirse en dúas LUT de 3 entradas.Enmodo normalcombínanse nunha LUT de 4 entradas a través da primeiramultiplexador(mux).Enaritméticamodo, as súas saídas son alimentadas ao sumador.A selección do modo está programada no segundo mux.A saída pode ser calquerasincrónicoouasíncrona, dependendo da programación do terceiro mux.Na práctica, totalidade ou partes do sumador sonalmacenadas como funciónsnas LUT para gardarespazo.^[22][23][24]

Bloques duros[editar]

As familias modernas de FPGA amplían as capacidades anteriores para incluír unha funcionalidade de nivel superior fixada en silicio.Ter estas funcións comúns incrustadas no circuíto reduce a área necesaria e dálles a esas funcións unha maior velocidade en comparación con construílas a partir de primitivas lóxicas.Exemplos destes inclúenmultiplicadores, xenéricoBloques DSP,procesadores integrados, lóxica de E/S de alta velocidade e embebidalembranzas.

Os FPGA de gama alta poden conter alta velocidadetransceptores multigigabitenúcleos IP duroscomonúcleos de procesador,Ethernet unidades de control de acceso medianas,PCI/PCI Expresscontroladores e controladores de memoria externos.Estes núcleos existen xunto ao tecido programable, pero están construídostransistoresen lugar de LUT polo que teñen nivel ASICrendementoeconsumo de enerxíasen consumir unha cantidade significativa de recursos de tecido, deixando máis do tecido libre para a lóxica específica da aplicación.Os transceptores multigigabit tamén conteñen circuítos de entrada e saída analóxicos de alto rendemento xunto con serializadores e deserializadores de alta velocidade, compoñentes que non se poden construír a partir de LUT.Funcionalidade de capa física de nivel superior (PHY), comocodificación de liñapode implementarse ou non xunto cos serializadores e deserializadores en lóxica dura, dependendo da FPGA.