Merrillchip novo e orixinal en stock compoñentes electrónicos circuíto integrado IC DS90UB928QSQX/NOPB

1.

FPDLINK é un bus de transmisión diferencial de alta velocidade deseñado por TI, usado principalmente para transmitir datos de imaxe, como datos de cámara e visualización.O estándar está en constante evolución, desde o par orixinal de liñas que transmiten imaxes de 720P@60fps ata a capacidade actual de transmitir 1080P@60fps, con chips posteriores que admiten resolucións de imaxe aínda máis altas.A distancia de transmisión tamén é moi longa, chegando a uns 20 m, polo que é ideal para aplicacións de automoción.

FPDLINK ten unha canle de avance de alta velocidade para transmitir datos de imaxe a alta velocidade e unha pequena parte dos datos de control.Tamén hai unha canle de retroceso de velocidade relativamente baixa para a transmisión de información de control inverso.As comunicacións cara a adiante e cara atrás forman unha canle de control bidireccional, o que leva ao deseño intelixente do I2C en FPDLINK que se analizará neste artigo.

FPDLINK úsase cun serializador e un deserializador emparejados, a CPU pódese conectar tanto ao serializador como ao deserializador, dependendo da aplicación.Por exemplo, nunha aplicación de cámara, o sensor da cámara conéctase ao serializador e envía datos ao deserializador, mentres que a CPU recibe os datos enviados desde o deserializador.Nunha aplicación de visualización, a CPU envía datos ao serializador e o deserializador recibe os datos do serializador e envíaos á pantalla LCD para a súa visualización.

2.

O i2c da CPU pódese conectar ao i2c do serializador ou deserializador.O chip FPDLINK recibe a información I2C enviada pola CPU e transmite a información I2C ao outro extremo a través do FPDLINK.Como sabemos, no protocolo i2c, o SDA está sincronizado mediante SCL.Nas aplicacións xerais, os datos están bloqueados no bordo ascendente de SCL, o que require que o mestre ou o escravo estean preparados para recibir os datos no bordo descendente de SCL.Non obstante, en FPDLINK, dado que a transmisión FPDLINK está cronometrada, non hai problema cando o mestre envía datos, como máximo o escravo recibe os datos uns poucos reloxos máis tarde do que o envía o mestre, pero hai un problema cando o escravo responde ao mestre. , por exemplo, cando o escravo responde ao mestre cun ACK cando o ACK é transmitido ao mestre, xa é máis tarde que o tempo enviado polo escravo, é dicir, xa pasou polo atraso FPDLINK e puido perder o tempo ascendente. bordo do SCL.

Afortunadamente, o protocolo i2c ten en conta esta situación.a especificación i2c especifica unha propiedade chamada i2c stretch, o que significa que o escravo i2c pode tirar o SCL cara abaixo antes de enviar o ACK se non está listo para que o mestre falle ao tentar subir o SCL para que o mestre siga intentando. tire o SCL cara arriba e agarde a que, polo tanto, ao analizar a forma de onda i2c no lado escravo FPDLINK, atoparemos que cada vez que se envía a parte do enderezo escravo, só hai 8 bits e o ACK responderá máis tarde.

O chip FPDLINK de TI aproveita ao máximo esta función, en lugar de simplemente reenviar a forma de onda i2c recibida (é dicir, mantendo a mesma velocidade de transmisión que o remitente), retransmite os datos recibidos coa velocidade de transmisión definida no chip FPDLINK.Polo tanto, é importante telo en conta ao analizar a forma de onda i2c no lado escravo de FPDLINK.A velocidade en baudios da CPU i2c pode ser de 400K, pero a taxa de baudios i2c no lado do escravo FPDLINK é de 100K ou 1M, dependendo da configuración alta e baixa de SCL no chip FPDLINK.