XCVU9P-2FLGA2104I – Circuítos integrados, integrados, FPGA (Field Programable Gate Array)

Principio de funcionamento:
As FPGA usan un concepto como o Logic Cell Array (LCA), que internamente consta de tres partes: o bloque lóxico configurable (CLB), o bloque de entrada e saída (IOB) e a interconexión interna.Field Programmable Gate Arrays (FPGA) son dispositivos programables cunha arquitectura diferente á dos circuítos lóxicos tradicionais e ás matrices de portas como os dispositivos PAL, GAL e CPLD.A lóxica do FPGA realízase cargando as celas de memoria estáticas internas con datos programados, os valores almacenados nas celas de memoria determinan a función lóxica das celas lóxicas e a forma en que os módulos están conectados entre si ou á I/ O.Os valores almacenados nas celas de memoria determinan a función lóxica das celas lóxicas e a forma en que os módulos están ligados entre si ou coas E/S e, en definitiva, as funcións que se poden implementar na FPGA, que permite unha programación ilimitada. .

Deseño de chip:
En comparación con outros tipos de deseño de chips, adoita ser necesario un limiar máis alto e un fluxo de deseño básico máis rigoroso respecto dos chips FPGA.En particular, o deseño debe estar estreitamente ligado ao esquema FPGA, o que permite unha maior escala de deseño de chips especiais.Usando Matlab e algoritmos de deseño especiais en C, debería ser posible lograr unha transformación suave en todas as direccións e así garantir que estea en liña co pensamento actual de deseño de chips.Se este é o caso, adoita ser necesario centrarse na integración ordenada dos compoñentes e na linguaxe de deseño correspondente para garantir un deseño de chip utilizable e lexible.O uso de FPGA permite a depuración de placas, a simulación de código e outras operacións de deseño relacionadas para garantir que o código actual estea escrito dun xeito e que a solución de deseño cumpra os requisitos específicos de deseño.Ademais disto, deberían priorizarse os algoritmos de deseño para optimizar o deseño do proxecto e a eficacia da operación do chip.Como deseñador, o primeiro paso é construír un módulo de algoritmo específico co que estea relacionado o código do chip.Isto débese a que o código predeseñado axuda a garantir a fiabilidade do algoritmo e optimiza significativamente o deseño xeral do chip.Coa proba de depuración e simulación de placa completa, debería ser posible reducir o tempo de ciclo consumido no deseño de todo o chip na orixe e optimizar a estrutura global do hardware existente.Este novo modelo de deseño de produtos úsase a miúdo, por exemplo, cando se desenvolven interfaces de hardware non estándar.

O principal reto no deseño de FPGA é familiarizarse co sistema de hardware e os seus recursos internos, para garantir que a linguaxe de deseño permita a coordinación eficaz dos compoñentes e mellorar a lexibilidade e utilización do programa.Isto tamén supón grandes esixencias para o deseñador, que necesita adquirir experiencia en múltiples proxectos para cumprir os requisitos.

 O deseño do algoritmo debe centrarse na razoabilidade para garantir a finalización final do proxecto, propoñer unha solución ao problema en función da situación real do proxecto e mellorar a eficiencia da operación FPGA.Despois de determinar o algoritmo debe ser razoable para construír o módulo, para facilitar o deseño de código máis tarde.O código predeseñado pódese usar no deseño de código para mellorar a eficiencia e a fiabilidade.A diferenza dos ASIC, os FPGA teñen un ciclo de desenvolvemento máis curto e pódense combinar con requisitos de deseño para cambiar a estrutura do hardware, o que pode axudar ás empresas a lanzar novos produtos rapidamente e satisfacer as necesidades de desenvolvemento de interfaces non estándar cando os protocolos de comunicación non están maduros.