XC7Z007S-1CLG225I IC SOC CORTEX-A9 667MHZ 225BGA compoñentes electrónicos chips ic circuítos integrados stock propio servizo BOM
Atributos do produto
TIPO | DESCRICIÓN |
Categoría | Circuítos integrados (CI) |
Mfr | AMD Xilinx |
Serie | Zynq®-7000 |
Paquete | Bandexa |
Paquete estándar | 160 |
Estado do produto | Activo |
Arquitectura | MCU, FPGA |
Procesador central | Single ARM® Cortex®-A9 MPCore™ con CoreSight™ |
Tamaño do flash | - |
Tamaño da RAM | 256 kB |
Periféricos | DMA |
Conectividade | CANbus, EBI/EMI, Ethernet, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
Velocidade | 667 MHz |
Atributos primarios | Artix™-7 FPGA, células lóxicas de 23K |
Temperatura de operación | -40 °C ~ 100 °C (TJ) |
Paquete / Estuche | 225-LFBGA, CSPBGA |
Paquete de dispositivos do provedor | 225-CSPBGA (13×13) |
Número de E/S | 54 |
Número de produto base | XC7Z007 |
China aproba a adquisición de Xilinx por parte de AMD con 5 condicións!
O 27 de outubro de 2020, AMD anunciou que adquirirá Xilinx (Xilinx) por 35.000 millóns de dólares nun acordo de accións.O acordo, aínda que foi aprobado por unanimidade polos consellos de administración de ambas as partes, aínda debe ser aprobado polos accionistas de ambas as partes, coa aprobación reguladora de varios países, incluíndo, por suposto, China.
Recentemente, a Oficina Antimonopolio da Administración Estatal de Supervisión e Administración do Mercado de China anunciou a decisión de aprobar a revisión antimonopolio da adquisición dunha participación en Xilinx por parte de Chaowei Semiconductor Corporation con condicións restritivas adicionais (o "Anuncio"), aprobando a adquisición de Xilinx por parte de AMD e despexando o obstáculo regulamentario final para a adquisición.
Segundo o Anuncio, despois dun ano de recibir a declaración antimonopolio de concentración de operadores no caso da adquisición de Xilinx por parte de AMD o 19 de xaneiro de 2021 e de arquivar o caso despois de que o solicitante completase os seus materiais de declaración, a Administración Xeral de Regulación do Mercado (GAMR) decidiu aprobar o caso con condicións restritivas.
As fusións están permitidas, pero non hai vendas agrupadas nin discriminación contra os clientes chineses
É importante entender que as adquisicións con operacións transfronteirizas requiren a aprobación regulamentaria de varios reguladores clave do mercado en todo o mundo.Anteriormente, os Estados Unidos, o Reino Unido e a UE xa autorizaran a adquisición, e agora que China aprobou o caso, significa que AMD poderá completar os seus plans de adquisición no primeiro trimestre de 2022.
Cómpre sinalar, non obstante, que a aprobación da adquisición de Xilinx por parte de AMD pola Administración Xeral de Regulación do Mercado de China inclúe condicións restritivas adicionais, que obrigan a ambas as partes na transacción e á entidade posterior á concentración que cumpran as seguintes obrigas.
(i) Ao vender CPU SuperPower, GPU SuperPower e FPGA Celeris no mercado de China, non obrigarán de ningún xeito a vendas vinculadas nin achegarán ningunha outra condición comercial non razoable;non impedirán nin restrinxirán que os clientes adquiran ou utilicen individualmente os produtos anteriores;e non discriminarán aos clientes que adquiran individualmente os produtos anteriores en termos de nivel de servizo, prezo, funcións do software, etc.
(b) Promover aínda máis a cooperación relevante baseada na cooperación existente con empresas en China e seguir subministrando CPU Chaowei, GPU Chaowei, FPGA Xilinx e software e accesorios relacionados ao mercado en China seguindo os principios de equidade, razoabilidade e non discriminación.
(iii) Garantir a flexibilidade e programabilidade dos FPGA Xilinx, continuar desenvolvendo e garantir a dispoñibilidade da liña de produtos FPGA Xilinx e garantir que se desenvolva de forma compatible cos procesadores baseados en ARM e de acordo cos plans de Xilinx antes da transacción. .
(iv) seguir garantindo a interoperabilidade das CPU Chaowei, GPU Chaowei e FPGA Celeris vendidas ao mercado en China con CPU, GPU e FPGA de terceiros;o nivel de interoperabilidade anterior non será inferior ao nivel de interoperabilidade das CPU Chaowei, GPU Chaowei e FPGA Celeris;A información, as funcións e as mostras relacionadas coa actualización de interoperabilidade facilitaranse ao terceiro dentro dos 90 días posteriores á actualización dos fabricantes de CPU, GPU e FPGA.
(v) Adoptar medidas para protexer a información dos fabricantes de CPU, GPU e FPGA de terceiros e celebrar acordos de confidencialidade cos fabricantes de CPU, GPU e FPGA de terceiros;almacena a información confidencial dos fabricantes de CPU, GPU e FPGA de terceiros en sistemas de hardware separados e mutuamente excluíntes.