Atributos do produto

Intel revela detalles do chip 3D: capaz de apilar 100 mil millóns de transistores, planea lanzarse en 2023

O chip apilado 3D é a nova dirección de Intel para desafiar a Lei de Moore ao apilar os compoñentes lóxicos no chip para aumentar drasticamente a densidade de CPU, GPU e procesadores de intelixencia artificial.Se os procesos de chip están a punto de paralizarse, esta pode ser a única forma de seguir mellorando o rendemento.

Recentemente, Intel presentou novos detalles do seu deseño de chip Foveros 3D para os próximos chips Meteor Lake, Arrow Lake e Lunar Lake na conferencia da industria de semicondutores Hot Chips 34.

Os rumores recentes suxiren que o lago Meteor de Intel se atrasará debido á necesidade de cambiar o chip/chipset GPU de Intel do nodo TSMC 3nm ao nodo 5nm.Aínda que Intel aínda non compartiu información sobre o nodo específico que usará para a GPU, un representante da empresa dixo que o nodo previsto para o compoñente da GPU non cambiou e que o procesador está en camiño para un lanzamento puntual en 2023.

En particular, esta vez Intel só producirá un dos catro compoñentes (a parte da CPU) utilizados para construír os seus chips Meteor Lake: TSMC producirá os outros tres.Fontes do sector sinalan que o mosaico da GPU é TSMC N5 (proceso de 5 nm).

Intel compartiu as últimas imaxes do procesador Meteor Lake, que utilizará o nodo de proceso 4 de Intel (proceso de 7 nm) e chegará primeiro ao mercado como un procesador móbil con seis núcleos grandes e dous núcleos pequenos.Os chips Meteor Lake e Arrow Lake cobren as necesidades dos mercados de ordenadores móbiles e de escritorio, mentres que Lunar Lake utilizarase en portátiles finos e lixeiros, cubrindo o mercado de 15 W e inferior.

Os avances no envasado e as interconexións están cambiando rapidamente a cara dos procesadores modernos.Ambos son agora tan importantes como a tecnoloxía do nodo do proceso subxacente, e sen dúbida máis importantes nalgúns aspectos.

Moitas das divulgacións de Intel o luns centráronse na súa tecnoloxía de envasado 3D Foveros, que se utilizará como base para os seus procesadores Meteor Lake, Arrow Lake e Lunar Lake para o mercado de consumo.Esta tecnoloxía permite a Intel apilar verticalmente pequenos chips nun chip base unificado con interconexións Foveros.Intel tamén está a usar Foveros para as súas GPU Ponte Vecchio e Rialto Bridge e FPGA Agilex, polo que podería considerarse a tecnoloxía subxacente para varios dos produtos de próxima xeración da compañía.

Intel levou anteriormente 3D Foveros ao mercado nos seus procesadores Lakefield de baixo volume, pero o Meteor Lake de 4 mosaicos e o Ponte Vecchio de case 50 son os primeiros chips da compañía que se producen en masa coa tecnoloxía.Despois de Arrow Lake, Intel fará a transición á nova interconexión UCI, que lle permitirá entrar no ecosistema de chipset mediante unha interface estandarizada.

Intel revelou que colocará catro conxuntos de chips Meteor Lake (chamados "tellas/tiles" na linguaxe de Intel) encima da capa intermedia pasiva/mostra base de Foveros.A tella base de Meteor Lake é diferente da de Lakefield, que en certo sentido pode considerarse un SoC.A tecnoloxía de envasado 3D Foveros tamén admite unha capa intermedia activa.Intel di que utiliza un proceso 22FFL optimizado de baixo custo e baixo consumo (o mesmo que Lakefield) para fabricar a capa de interposición de Foveros.Intel tamén ofrece unha variante 'Intel 16' actualizada deste nodo para os seus servizos de fundición, pero non está claro que versión da tella base Meteor Lake usará Intel.

Intel instalará módulos de cálculo, bloques de E/S, bloques de SoC e bloques de gráficos (GPU) utilizando procesos Intel 4 nesta capa intermedia.Todas estas unidades están deseñadas por Intel e usan arquitectura de Intel, pero TSMC fará OEM os bloques de E/S, SoC e GPU nelas.Isto significa que Intel só producirá os bloques CPU e Foveros.

Fontes do sector filtran que a matriz de E/S e o SoC están feitos no proceso N6 de TSMC, mentres que a tGPU usa TSMC N5.(Paga a pena notar que Intel se refire ao mosaico de E/S como "Expansor de E/S" ou IOE)

Os futuros nodos da folla de ruta de Foveros inclúen lanzamentos de 25 e 18 micras.Intel di que incluso teoricamente é posible lograr un espazamento de 1 micron no futuro usando interconexións híbridas (HBI).