orde_bg

produtos

DS90UB914ATRHSRQ1 orixinal a estrear QFN DS90UB914ATRHSRQ1 co vendedor RE-VALIDAR oferta

Descrición curta:

O dispositivo DS90UB914A-Q1 ofrece unha interface FPD-Link III cunha canle de avance de alta velocidade e unha canle de control bidireccional para a transmisión de datos a través dun único cable coaxial ou par diferencial.O dispositivo DS90UB914A-Q1 incorpora sinalización diferencial tanto na canle de avance de alta velocidade como nas rutas de datos da canle de control bidireccional.O deserializador está dirixido a conexións entre imaxes e procesadores de vídeo nunha ECU (unidade de control electrónico).Este dispositivo é ideal para manexar datos de vídeo que requiren unha profundidade de píxeles de ata 12 bits máis dous sinais de sincronización xunto co bus de canle de control bidireccional.


Detalle do produto

Etiquetas de produtos

Atributos do produto

TIPO DESCRICIÓN SELECCIONAR
Categoría Circuítos integrados (CI)

Interface

Serializadores, deserializadores

 

 

 

Mfr Texas Instruments  
Serie Automoción, AEC-Q100  
Paquete Cinta e bobina (TR)

Cinta de corte (CT)

Digi-Reel®

 

 

 

Estado do produto Activo  
Función Deserializador  
Taxa de datos 1,4 Gbps  
Tipo de entrada FPD-Link III, LVDS  
Tipo de saída LVCMOS  
Número de entradas 1  
Número de Saídas 12  
Tensión - Alimentación 1,71 V ~ 3,6 V  
Temperatura de operación -40 °C ~ 105 °C (TA)  
Tipo de montaxe Montaxe en superficie  
Paquete / Estuche 48-WFQFN Almofada exposta  
Paquete de dispositivos do provedor 48-WQFN (7x7)  
Número de produto base DS90UB914  
SPQ 1000 unidades  

 

Un serializador/deserializador (SerDes) é un par de bloques funcionais que se usan habitualmente en comunicacións de alta velocidade para compensar a entrada/saída limitada.Estes bloques converten datos entre datos en serie e interfaces paralelas en cada dirección.O termo "SerDes" refírese xenericamente a interfaces utilizadas en varias tecnoloxías e aplicacións.O uso principal dun SerDes é proporcionar transmisión de datos a través dunha única liña ou apar diferencialpara minimizar o número de pins de E/S e interconexións.

 

A función básica de SerDes está formada por dous bloques funcionais: o bloque Parallel In Serial Out (PISO) (tamén coñecido como conversor de paralelo a serie) e o bloque Serial In Parallel Out (SIPO) (tamén coñecido como conversor de serie a paralelo).Hai 4 arquitecturas SerDes diferentes: (1) SerDes de reloxo paralelo, (2) SerDes de reloxo incorporado, (3) SerDes 8b/10b, (4) SerDes de bits entrelazados.

O bloque PISO (Entrada paralela, saída en serie) normalmente ten unha entrada de reloxo paralelo, un conxunto de liñas de entrada de datos e pestillos de datos de entrada.Pode utilizar un interno ou externobucle de bloqueo de fase (PLL)para multiplicar o reloxo paralelo entrante ata a frecuencia en serie.A forma máis sinxela do PISO ten unha únicarexistro de quendasque recibe os datos en paralelo unha vez por reloxo paralelo e os desvía á velocidade de reloxo en serie máis alta.As implementacións tamén poden facer uso de adobre bufferrexistrarse para evitarmetaestabilidadeao transferir datos entre dominios de reloxo.

O bloque SIPO (Serial Input, Parallel Output) normalmente ten unha saída de reloxo de recepción, un conxunto de liñas de saída de datos e pestillos de datos de saída.O reloxo de recepción puido ser recuperado dos datos pola serierecuperación do reloxotécnica.Non obstante, os SerDes que non transmiten un reloxo usan o reloxo de referencia para bloquear o PLL á frecuencia de Tx correcta, evitando baixas.frecuencias harmónicaspresente nofluxo de datos.O bloque SIPO divide entón o reloxo de entrada ata a taxa paralela.As implementacións normalmente teñen dous rexistros conectados como un dobre búfer.Un rexistro úsase para rexistrar o fluxo en serie e o outro úsase para manter os datos do lado paralelo máis lento.

Algúns tipos de SerDes inclúen bloques de codificación/decodificación.O propósito desta codificación/decodificación é normalmente poñer límites estatísticos na taxa de transicións do sinal para facilitarrecuperación do reloxono receptor, proporcionarencadramento, e proporcionarBalance de CC.

Características do DS90UB914A-Q1

  • Cualificado para aplicacións automotrices AEC-Q10025-MHz a 100-MHz de entrada Soporte de reloxo de píxeles
    • Grao de temperatura do dispositivo 2: rango de temperatura ambiente de funcionamento de -40 ℃ a + 105 ℃
    • Dispositivo HBM Nivel de clasificación ESD ±8kV
    • Dispositivo CDM ESD clasificación nivel C6
  • Carga útil de datos programables: canle de interface de control bidireccional de baixa latencia continua con soporte I2C a 400 kHz
    • Carga útil de 10 bits ata 100 MHz
    • Carga útil de 12 bits ata 75 MHz
  • Multiplexor 2:1 para escoller entre dúas imaxes de entrada
  • Capaz de recibir cables coaxiais de máis de 15 m ou de par trenzado apantallado de 20 m
  • Operación robusta de alimentación sobre coaxial (PoC).
  • O ecualizador de recepción adáptase automaticamente aos cambios na perda do cable
  • BLOQUEAR PIN de informe de saída e función de diagnóstico @SPEED BIST para validar a integridade da ligazón
  • Alimentación única a 1,8 V
  • Conforme a ISO 10605 e IEC 61000-4-2 ESD
  • Mitigación de EMI/EMC con espectro espallado programable (SSCG) e saídas escalonadas do receptor

Descrición para DS90UB914A-Q1

O dispositivo DS90UB914A-Q1 ofrece unha interface FPD-Link III cunha canle de avance de alta velocidade e unha canle de control bidireccional para a transmisión de datos a través dun único cable coaxial ou par diferencial.O dispositivo DS90UB914A-Q1 incorpora sinalización diferencial tanto na canle de avance de alta velocidade como nas rutas de datos da canle de control bidireccional.O deserializador está dirixido a conexións entre imaxes e procesadores de vídeo nunha ECU (unidade de control electrónico).Este dispositivo é ideal para manexar datos de vídeo que requiren unha profundidade de píxeles de ata 12 bits máis dous sinais de sincronización xunto co bus de canle de control bidireccional.

O deserializador presenta un multiplexor para permitir a selección entre dúas imaxes de entrada, unha activa á vez.O transporte de vídeo principal converte datos de 10 ou 12 bits nun único fluxo en serie de alta velocidade, xunto cun transporte de canle de control bidireccional de baixa latencia separado que acepta información de control dun porto I2C e é independente do período de baleirado do vídeo.

Usar a tecnoloxía de reloxo incorporada de TI permite unha comunicación dúplex transparente sobre un único par diferencial, que transporta información da canle de control asimétrica-bidireccional.Este fluxo en serie único simplifica a transferencia dun bus de datos amplo sobre trazos e cables de PCB eliminando os problemas de sesgo entre os datos paralelos e as rutas do reloxo.Isto aforra significativamente o custo do sistema ao reducir as rutas de datos que á súa vez reducen as capas de PCB, o ancho do cable e o tamaño do conector e os pinos.Ademais, as entradas de Deserializer proporcionan ecualización adaptativa para compensar a perda dos medios a longas distancias.A codificación/decodificación interna equilibrada en CC úsase para admitir interconexións acopladas a CA.


  • Anterior:
  • Seguinte:

  • Escribe aquí a túa mensaxe e envíanolo